**번역본뉴스입니다. 오역이 있을수 있습니다.
삼성전자가 1,000단 낸드(NAND) 플래시 스토리지 모듈을 제작하겠다는 목표를 향해 꾸준히 전진하고 있습니다. 하지만 제조 복잡성이 증가함에 따라 단일 칩만으로는 이를 달성하기 어려운 상황입니다. 대신 삼성전자는 두 개의 450단 V-낸드 모듈을 하나의 900단 V-낸드 칩으로 적층하기 위해 고급 패키징 솔루션으로 눈을 돌리고 있습니다. 전자신문(ET News)의 최초 보도에 따르면, 삼성전자는 하이브리드 본딩을 통해 구현되는 웨이퍼 적층 기술의 한 종류인 '셀 멀티 본딩(CMB, Cell Multi-Bonding)' 기술을 사용하여 이러한 제조 성과를 거두었습니다. 이 공정은 내장된 금속 범프를 함께 융합하여 두 개의 실리콘 칩 사이에 영구적인 결합을 형성함으로써 하나의 칩을 만들어냅니다. 여러 개의 다이(Die), 또는 삼성전자의 경우처럼 여러 개의 실리콘 웨이퍼 전체를 두 칩의 백엔드(Back-end)끼리 맞붙여 적층함으로써 연결할 수 있습니다. CMB로 불리는 삼성전자 고유의 이 공정은 2030년까지 1,000단 V-낸드 칩을 개발할 수 있는 길을 열어주었습니다.
지난해 초, 삼성전자는 단일 모듈에서 400단 이상을 구현할 수 있는 10세대 V-낸드 기술을 공개한 바 있습니다. 당시 하이브리드 본딩 기술도 처음으로 함께 소개되었는데, 이는 해당 기술이 그동안 더욱 정교하게 다듬어졌음을 시사합니다. 흥미로운 점은 이미 두께가 두꺼운 450단 설계에서 웨이퍼 본딩을 진행할 경우 웨이퍼가 휘어지는 워핑(Warping) 현상 때문에 까다롭다는 것입니다. 다행히 삼성전자는 이를 해결하기 위해 미세 척(Microscopic chucks)을 개발했으며, 웨이퍼가 결합될 때 발생하는 오버레이(정렬 상태) 문제와 미세 정렬 오류를 수정할 수 있는 새로운 본딩 기술을 함께 도입했습니다. 낸드 내부적으로는 전력 소비를 관리하고 개별 칩 크기를 적정 수준으로 유지하는 데 도움을 주는 새로운 비트라인(Bitline) 및 워드라인(Wordline) 구조를 만들어냈습니다.
대량 양산까지는 아직 몇 분기가 더 남아있기 때문에, 삼성전자가 이 900단 V-낸드를 언제 전 세계 시장에 출시할 계획인지는 명확하지 않습니다. 현재의 계획은 칩당 개별적으로 400단 이상을 특징으로 하는 10세대 V-낸드를 먼저 대량 양산 단계로 진입시킨 후, 이어서 본딩 기술을 적용한 900단 설계를 도입하는 것입니다. 현재는 SK하이닉스가 321단 4D 낸드 설계로 양산 제품 중 가장 많은 적층 수 기록을 보유하고 있지만, 삼성전자는 조만간 이 기록을 탈환하는 것을 목표로 하고 있습니다. 앞으로 몇 주 안에 이 분야와 관련한 삼성전자의 추가적인 발표가 있을 것으로 기대됩니다.
--------------------------------------------------------------------------------------광고(Advertising)--------------------------------------------------------------------------------------------------------
