**번역본뉴스입니다. 오역이 있을수 있습니다.
TSMC A14 공정 채택 및 파워텍(PTI) FOPLP 솔루션 검토, 패러디(Parade)도 차세대 ASIC 계열 제품 개발 중으로 알려져
AMD가 차세대 '젠 7(Zen 7)' 플랫폼의 공급망 레이아웃 선제 구축에 나섰습니다. 공급망 소식통에 따르면, 코드명 '그림록(Grimlock)' 시리즈인 젠 7 코어 콤플렉스 다이(CCD)는 TSMC의 A14(1.4나노급) 공정을 채택하고 차세대 3D V-캐시(3D V-Cache) 기술을 도입할 예정입니다. 이와 동시에 파워텍(PTI, 力成)의 FOPLP(팬아웃 패널레벨 패키징) 솔루션 채택을 검토 중인 것으로 알려졌습니다. 리사 수(蘇姿丰) AMD 회장 겸 CEO는 이번 대만 방문 기간 동안 파워텍을 직접 찾아 협력 관계를 공고히 했으며, 관련 제품은 2028년 정식 출시를 목표로 하고 있습니다. 다른 한편으로는 패러디(Parade-KY, 譜瑞)가 고속 전송 애플리케이션에 초점을 맞춘 AMD의 차세대 ASIC 계열(ASIC-Like) 제품을 개발 중이라는 소식도 전해졌습니다.
젠 7 플랫폼이 공식 발표되지는 않았으나, 리사 수 회장은 지난주 대만 방문 일정을 통해 일찌간치 자리를 선점했습니다. 업계 최초로 2나노 공정을 도입해 HPC(고성능 컴퓨팅) CPU를 제작한 데 이어, AMD는 TSMC와 긴밀한 협력을 지속하며 가장 선진화된 A14 공정을 통해 시장 선점을 노리고 있습니다. 업계에서는 2027년 시험 생산, 2028년 양산이 예상되는 TSMC 타이중 Fab 25 P1 공장의 일정에 맞춰 고객사의 칩 로드맵이 완벽히 실현될 것으로 보고 있습니다.
또한, AMD는 젠 7 플랫폼에 파워텍의 FOPLP 기술을 도입할 예정입니다. 리사 수 회장이 이번 대만 방문 중 파워텍을 직접 찾은 것을 두고, 반도체 업계에서는 젠 7 플래그십 CCD가 16코어 설계에 3D V-캐시를 결합하면서 단일 CCD의 L3 캐시 용량이 최대 224MB까지 늘어날 것으로 추측하고 있습니다. 이는 더 커진 패키지 사이즈 내에 더 많은 메모리를 실장해야 함을 의미합니다.
AMD는 대용량 캐시를 하이엔드 CPU의 차별화 무기로 삼고 있으며, 3D V-캐시 적용 범위를 고성능 운산, 데이터베이스, AI 추론 및 에이전트 기반 AI(Agentic AI) 애플리케이션으로 한층 더 확장하고 있습니다. 이처럼 방대한 데이터 전송을 처리하기 위해선 고속 인터페이스가 핵심인데, AMD는 패러디에 고속 전송과 관련된 차세대 ASIC 계열 제품 개발을 위탁한 것으로 파악되었습니다. 6나노 및 12나노 공정 기반의 이 ASIC 제품은 이미 시험 생산 단계에 돌입했습니다.
업계 전문가들은 AI 에이전트(AI Agent)와 데이터 센터 워크로드가 급부상하면서 CPU의 역할이 더 이상 GPU의 부조연에 머물지 않는다고 분석합니다. 이제 CPU는 작업 분해, 데이터 스케줄링, 메모리 관리, I/O 협조 및 시스템 오케스트레이션을 책임지는 핵심 브레인으로 자리 잡았습니다.
특히 멀티 에이전트 협업, 벡터 데이터베이스, RAG(검색 증강 생성) 검색, 저지연 추론 시나리오에서는 CPU의 캐시 용량, 메모리 지연 시간, 데이터 이동 효율성이 전체 시스템 성능에 직간접적인 영향을 미치게 됩니다.
젠 7 아키텍처의 정예 멤버들이 총출동하고 리사 수 회장이 직접 대만을 찾아 공급망을 다진 것은 단순히 CPU 아키텍처의 업그레이드를 넘어, 선단 공정부터 3D 적층, 첨단 패키징, 고속 전송 IC에 이르기까지 대만 반도체 공급망 전반과의 시스템급 협력이 가속화되고 있음을 보여줍니다.
--------------------------------------------------------------------------------------광고(Advertising)--------------------------------------------------------------------------------------------------------
