**번역본뉴스입니다. 오역이 있을수 있습니다.
이번 주 개최된 '2026 IEEE/JSAP VLSI 기술 및 회로 심포지엄(Symposium on VLSI Technology and Circuits)'에서 첨단 반도체 기술 분야의 세계적인 연구 혁신 허브인 imec은 노광 솔루션 제공업체 ASML 및 반도체 파운드리 TSMC와의 파트너십을 통해 2D 물질 기반 nFET 및 pFET를 위한 새롭고 강력하며 확장 가능한 300mm 웨이퍼 통합 경로를 발표했습니다. 양호한 전류-전압 특성을 유지하면서 50nm의 접촉 게이트 피치(CPP, Contacted Poly Pitch)를 갖춘 축소형 nFET(채널 물질로 $\text{MoS}_2$ 구현) 및 pFET($\text{WS}_2$ 또는 $\text{WSe}_2$ 기반)가 세계 최초로 시연되었습니다. 이번 결과는 초미세 로직 공정뿐만 아니라 백엔드 및 웨이퍼 후면 애플리케이션에 도입될 예정인 2D 물질 기반 트랜지스터의 '실험실에서 팹으로(lab-to-fab)' 전환을 위한 결정적인 단계입니다.
2D 전이금속 디칼코게나이드(TMD, 예: $\text{MoS}_2$, $\text{WS}_2$, $\text{WSe}_2$)는 로직 미세화 기술 로드맵을 확장하고 강화할 수 있는 잠재력을 가지고 있습니다. 이 물질들을 실리콘(Si)을 대체하는 원자 수준으로 얇은 전도 채널로 통합하면 고성능 축소형 트랜지스터를 구현할 수 있어, 초미세 로직은 물론 후공정(BEOL, Back-End-of-Line) 및 웨이퍼 후면 애플리케이션에서 매력적인 대안이 됩니다. 이는 극도로 축소된 게이트 및 채널 길이에서도 수용 가능한 수준의 전하 이동도를 유지하면서 우수한 정전기적 채널 제어 능력을 보여주기 때문입니다. 그러나 지금까지는 실험실 규모에서 광범위하게 입증된 성능을 유지하면서도, 업계에서 요구하는 크기로 TMD 기반 n/pFET를 제공할 수 있는 300mm 통합 경로가 부족하여 산업적 도입에 걸림돌이 되어 왔습니다.
ASML, TSMC, imec은 이제 TMD 기반 n/pFET를 위한 확장 가능하고 백엔드와 호환되는 300mm 통합 접근 방식을 제시하며 세 가지 주요 성과를 거두었습니다. (1) 세계 최초로 50nm 접촉 게이트 피치(CPP)를 갖춘 축소형 n/pFET 구현, (2) 두 트랜지스터 극성 모두에서 제로 게이트 전압 기(Vg=0 V) 기준 매우 낮은 오프 전류 달성, (3) 실험실 기반 최고 수준의 장치에 근접한 성능을 내는 채널 기반 pFET 구현이 그것입니다. 94%의 정상 작동 트랜지스터 비율(Imax/Imin >105 )을 통해, 동일한 300mm 웨이퍼에 nFET와 pFET를 함께 통합하는 CMOS 방식의 접근법이 강력하고 안정적임이 증명되었습니다. 제안된 공정 흐름은 MoS2, WS2, WSe2 외의 다른 2D 채널 물질에도 적용 가능합니다.
imec의 컴퓨트 및 메모리 소자 기술 R&D 부문 부사장인 구리 산카르 카르(Gouri Sankar Kar)는 다음과 같이 설명했습니다. "2D TMD 물질 기반 트랜지스터는 일반적으로 짧은 채널 길이에 최적화되어 있습니다. 그러나 접촉 저항을 가능한 한 낮게 유지하기 위해 대개 넓은 접촉 면적을 가지므로 추가적인 미세화에 걸림돌이 되었습니다. 우리는 최초로 2D n/pFET의 성능에 영향을 주지 않으면서 게이트 길이와 소스/드레인 접촉 길이 모두에 의해 결정되는 지표인 50nm CPP를 달성했습니다. ASML과의 긴밀한 협력을 통해 최적화된 단일 패터닝 EUV 노광 공정의 사용이 축소된 CPP를 구현하는 핵심 열쇠였습니다."
축소된 트랜지스터들은 우수한 전류-전압 특성을 보여주었으며, 특히 pFET는 가장 우수한 성능을 가진 실험실 기반 장치와 거의 유사한 성능을 나타내어 TMD 트랜지스터의 오랜 과제를 해결했습니다. 아울러 전기적 측정 결과 게이트 전압(Vg)이 0V로 설정되었을 때 두 트랜지스터 극성 모두 전류가 차단되는 것으로 나타났습니다. 구리 산카르 카르 부사장은 "이러한 이상적인 동작은 혁신적인 '역방향(reverse)' 박막 트랜지스터(TFT) 제조 흐름을 사용했기 때문입니다"라며, "기존의 2D 물질 기반 트랜지스터와 달리, 우리의 n/pFET는 하부 접촉(bottom contacts) 구조와 중첩 증착된 게이트를 가집니다. 이는 접촉 전극 역할을 하도록 이미 선패터닝된 텅스텐(W) 매립 트렌치 위로 TMD 채널 물질을 전사함으로써 실현되었습니다"라고 덧붙였습니다.
이번 연구의 전략적 중요성을 강조하며 TSMC의 부사장 겸 CTO인 민 차오(Min Cao) 박사는 다음과 같이 언급했습니다. "우리의 연구 협력은 반도체 혁신의 한계를 밀어붙이는 데 중추적인 역할을 하고 있습니다. 이번 초점은 위험을 낮추고 '실험실에서 팹으로'의 전환을 가속화하여, 특히 이러한 새로운 채널 물질 분야에서의 획기적인 발견이 첨단 제조 공정에 신속하고 효율적으로 통합되어 궁극적으로 최첨단 솔루션을 제공할 수 있도록 하는 데 있습니다."
"2D TMD 물질은 실리콘 기반 트랜지스터보다 훨씬 더 작고 성능이 뛰어난 트랜지스터를 가능하게 할 잠재력이 있지만, 지금까지 300mm 공정을 사용해 시연된 2D 채널 소자들은 사실 상당히 컸고 구형 노광 기술로 패터닝되었습니다. EUV 노광 공정의 훨씬 더 날카로운 해상도 덕분에, 우리는 채널 길이가 28nm에 불과하면서도 가장 최첨단 트랜지스터 노드와 호환되는 피치를 가진 TMD 트랜지스터를 만들 수 있었습니다."
— 에티엔 드 포르테르(Etienne De Poortere), ASML 유럽 기술 개발 센터 디렉터
imec press - https://www.imec-int.com/en/press/asml-tsmc-and-imec-bring-industry-ready-2d-material-transistors-closer-breakthrough-300mm
--------------------------------------------------------------------------------------광고(Advertising)--------------------------------------------------------------------------------------------------------
